• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    DieErfindung bezieht sich auf einen Halbleiterbaustein und ein zugehöriges Herstellungsverfahren.Erfindungsgemäß sind eineMehrzahl von im Halbleiterbaustein (21, 320) ausgebildeten Kontaktflächen (LP),die zur Verwendung mit Bondanschlüssen (BP) geformt und bemessensind, eine Mehrzahl von Bondanschlüssen (BP), die über einemersten Teil der Kontaktflächen(LP) ausgebildet sind, und eine Energieversorgungsleitung (P1, P2) vorgesehen,die übereinem zweiten Teil der Kontaktflächen(LP) ausgebildet ist.Verwendung z. B. für Board-on-Chip-Packungen oderMulti-Chip-Packungen von Halbleiterspeicherbausteinen.
    公开号:DE102004029843A1
    申请号:DE102004029843
    申请日:2004-06-16
    公开日:2005-01-13
    发明作者:Jong-Hyun Choi；Chang-Ho Lee
    申请人:Samsung Electronics Co Ltd；
    IPC主号:H01L23-52
    专利说明:
    [0001] DieErfindung betrifft einen Halbleiterbaustein und ein zugehöriges Herstellungsverfahren.
    [0002] VieleHalbleiterbausteine umfassen eine Mehrzahl von Schaltungen, wieSpeicherblöcke,die in einem zweidimensionalen Feld angeordnet sind. Das Schaltungsfeldbestimmt einen Randbereich am Rand des Schaltungsfeldes und einenZentralbereich zwischen den Schaltungen. Typischerweise werden Verbindungenim Randbereich und/oder im Zentralbereich gemacht. Bondanschlüsse werdenzu diesem Zweck gewöhnlichin beiden Bereichen ausgebildet. Auch Energieversorgungsbusleitungenmüssendurch den Baustein geführtwerden und werden gewöhnlichebenfalls im Randbereich und im Zentralbereich ausgebildet.
    [0003] Inder Regel werden integrierte Halbleiterschaltungen so hergestellt,dass sie mehr als eine Art von Bausteinpackungen aufnehmen können. Bestimmteintegrierte Schaltungen, wie Speicherschaltungen, werden beispielsweisein einer Board-on-Chip(BOC)-Packung oder in einer Mul ti-Chip-Packung(MCP) gepackt. Typischerweise benutzt die BOC Verbindungen zu denBondanschlüssenim Zentralbereich der Schaltung, was daher normalerweise als Zentralanschlusskonfigurationbezeichnet wird. Andererseits benutzt die MCP typischerweise dieAnschlussflächenim Randbereich, was daher normalerweise als Randanschlusskonfigurationbezeichnet wird.
    [0004] DieSchaltungen werden so hergestellt, dass sie an beide Packungsartenangepasst sind. Das bedeutet, dass die Schaltungen normalerweiseso hergestellt werden, dass sie in jedem dieser Packungstypen gepacktwerden können.Zu diesem Zweck werden Bondanschlüsse und Energieversorgungsbusleitungenim Randbereich und im Zentralbereich, des Bausteins gebildet. Konsequenterweise werdenbeim Packen des Chips Verbindungen zu den entsprechenden Bondflächen, d.h.basierend auf der Packungsart im Randbereich oder im Zentralbereich,hergestellt. Da Versorgungsleitungen und Busleitungen in beidenBereichen gebildet werden, müssendie Busleitungen schmal ausgeführtwerden, damit sie in den vorhandenen Raum zwischen den individuellenSchaltungen im Zentralbereich und zwischen den Schaltungen und demBausteinrand im Randbereich des Bausteins passen.
    [0005] SchmaleEnergieversorgungsleitungen könnenverschiedene Unzulänglichkeitenaufweisen. Wegen der relativ niedrigen Leitfähigkeit der schmalen Versorgungsbusleitungenkönnenim Baustein beispielsweise Probleme mit Versorgungssignalrauschenauftreten. Das Versorgungssignalrauschen kann in bestimmten Bereichendes Bausteins in Abhängigkeitdavon, ob der Baustein in einer Zentralanschlusskonfiguration oderRandanschlusskonfiguration verschaltet ist, besonders hoch sein.
    [0006] Esist Aufgabe der Erfindung, einen Halbleiterbaustein mit Energieversorgungsleitungenanzugeben und ein zugehörigesHerstellungsverfah ren zur Verfügungzu stellen, welche die oben angegebenen Unzulänglichkeiten wenigstens teilweisevermeiden.
    [0007] DieErfindung löstdiese Aufgabe durch einen Halbleiterbaustein mit den Merkmalen desPatentanspruchs 1 oder 6 und durch ein Herstellungsverfahren mitden Merkmalen des Patentanspruchs 23 oder 29.
    [0008] VorteilhafteWeiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
    [0009] Erfindungsgemäß werdendie Versorgungsbusleitungen und Bondanschlüsse nicht notwendigerweisein einem Randbereich und in einem Zentralbereich des Bausteins ausgebildet.Abhängigvon der benutzten Anschlusskonfiguration werden die Bondanschlüsse im einenBereich ausgebildet und die Energieversorgungsbusleitungen werdenim entsprechenden anderen Bereich ausgebildet. Dies wird dadurcherreicht, dass die Bondanschlüsse über Kontaktflächen ausgebildetwerden. Die Kontaktflächen werdenim Zentralbereich und im Randbereich unter der Oberseite des Bausteinsausgebildet. Wird der Baustein mit einer Randanschlusskonfigurationgepackt, dann werden die Bondanschlüsse über den Kontaktflächen desRandbereichs gebildet und die Energieversorgungsbusleitungen können über den Kontaktflächen desZentralbereichs gebildet werden. Analog können die Bondanschlüsse beieiner Zentralanschlusskonfiguration über den Kontaktflächen imZentralbereich und die Energieversorgungsbusleitungen über denKontaktflächenim Randbereich ausgebildet werden. Die Bondanschlüsse sindmit den Kontaktflächen über Durchkontaktierungenverbunden. Da die Energieversorgungsleitungen nicht im gleichenBereich wie die Bondanschlüsseausgebildet werden, könnensie einen relativ großenTeil des Bereichs einnehmen, in dem sie gebildet werden. Das bedeutet,dass sie viel größer alsdie herkömmlichenLeitungen ausgeführtwerden können.Daraus resultiert, dass die Unzulänglichkeiten hinsichtlich Versorgungssignalrauschensganz oder nahezu eliminiert werden können.
    [0010] VorteilhafteAusführungsformender Erfindung sowie ein herkömmlichesAusführungsbeispiel sindin den Zeichnungen dargestellt und werden nachfolgend beschrieben.Es zeigen:
    [0011] 1 ein Blockschaltbild einesherkömmlichenHalbleiterspeicherbausteins mit Bondanschlüssen und Energieversorgungsbusleitungen,
    [0012] 2 ein Blockschaltbild eineserfindungsgemäßen Halbleiterspeicherbausteinsmit Bondanschlüssenund Energieversorgungsbusleitungen in einer Zentralanschlusskonfiguration,
    [0013] 3A ein vergrößerter Ausschnittdes Bausteins aus 2 zurDarstellung eines Energieversorgungsbusleitungspaars über Kontaktflächen,
    [0014] 3B ein vergrößerter Ausschnittdes Bausteins aus 2 zurDarstellung einer einzelnen Energieversorgungsbusleitung über Kontaktflächen,
    [0015] 4 eine Schnittdarstellungdes Bausteins entlang der Linie A-A' aus 2,
    [0016] 5 eine Schnittdarstellungdes Bausteins entlang der Linie X-X' aus 2,
    [0017] 6 eine Schnittdarstellungdes Bausteins entlang der Linie Y-Y' aus 2,
    [0018] 7 ein Blockschaltbild eineserfindungsgemäßen Halbleiterspeicherbausteinsmit Bondanschlüssenund Energieversorgungsbusleitungen in einer Randanschlusskonfiguration,
    [0019] 8A ein vergrößerter Ausschnittdes Bausteins aus 7 zurDarstellung eines Energieversorgungsbusleitungspaars über Kontaktflächen und
    [0020] 8B ein vergrößerter Ausschnittdes Bausteins aus 7 zurDarstellung einer einzelnen Energieversorgungsbusleitung über Kontaktflächen,
    [0021] 1 zeigt ein Blockschaltbildeines herkömmlichenHalbleiterbausteins 2 mit einem Layout von Bondanschlüssen undEnergieversorgungsbusleitungen. Der Baustein 2 umfassteine Mehrzahl von Speicherblöcken 10, 11, 12 und 13 aufeinem Substrat 20. Ein Zentralbereich CR ist, wie dargestellt,zwischen den Speicherblöckendefiniert und Randbereiche ER sind zwischen den Speicherblöcken undden Ränderndes Substrats 20 definiert. Eine Mehrzahl von Bondanschlüssen BPist, wie dargestellt, in den Randbereichen ER und im ZentralbereichCR ausgebildet. In jedem Bereich ist auch ein Paar von Energieversorgungsbusleitungenausgebildet. Speziell sind in den Randbereichen ER EnergieversorgungsbusleitungenP1 und P2 auf entgegengesetzten Seiten der Bondanschlüsse BP angeordnetund im Zentralbereich sind Energieversorgungsbusleitungen P11 undP21 ebenfalls auf entgegengesetzten Seiten der Bondanschlüsse BP angeordnet.
    [0022] DerBaustein aus 1 ist sohergestellt, dass er sowohl eine Zentralanschlusskonfiguration alsauch eine Randanschlusskonfiguration umsetzen kann. Entsprechendsind die BondanschlüsseBP und Energieversorgungsbusleitungen P1, P2, P11, P21 im ZentralbereichCR und in den Randbereichen ER gebildet. Da beide Bereiche so ausgeführt sind, dasssie Bondanschlüsseund Energieversorgungsbusleitungen aufnehmen, sind die Energieversorgungsleitungenan den Seiten der Bondanschlüsse ausgebildet.Durch den begrenzten, zur Verfügung stehendenRaum in den Randbereichen ER und im Zentralbereich CR müssen dieEnergieversorgungsleitungen schmal ausgeführt werden, wodurch die Leitfähigkeitabnimmt und Versorgungssignalrauscheffekte auftreten können.
    [0023] 2 zeigt ein Blockschaltbildeines erfindungsgemäßen Halbleiterbausteins 21 miteinem Layout von Bondanschlüssenund Energieversorgungsbusleitungen in einer Zentralanschlusskonfiguration.Der Baustein 21 aus 2 umfassteine Mehrzahl von Speicherblöcken 10, 11, 12, 13,die auf einem Substrat 23 angeordnet sind. Die Speicherblöcke 10, 11, 12, 13 definiereneinen Zentralbereich CR und Randbereiche ER. Erfindungsgemäß werdenunter der Bausteinoberflächeim Zentralbereich CR und in den Randbereichen ER Kontaktflächen LPgebildet. Da der Baustein in einer Zentralanschlusskonfigurationausgeführtist, sind BondanschlüsseBP überden KontaktflächenLP im Zentralbereich ausgeführt.Ebenfalls wegen der Zentralanschlusskonfiguration sind die Bondanschlüsse BP inden Randbereichen ER nicht erforderlich und werden daher auch nichtin den Randbereichen ER ausgebildet. Stattdessen werden EnergieversorgungsleitungenP1, P2 in den Randbereichen überden KontaktflächenLP gebildet.
    [0024] Dakeine Bondanschlüssein den Randbereichen vorgesehen sind, können die EnergieversorgungsleitungenP1, P2 relativ breit ausgeführtwerden. Dies führtzu einer erhöhtenLeitfähigkeitder Energieversorgungsleitungen P1 und P2 und zu einer Reduzierungdes Versorgungssignalrauschens. Es sei angemerkt, dass im ZentralbereichCR zusätzlich EnergieversorgungsleitungenP11 und P21 mit herkömmlicherAbmessung beabstandet von den Kontaktflächen LP und Bondanschlüssen BPangeordnet werden können.
    [0025] 3A zeigt einen vergrößerten Ausschnitt A1des Bausteins 21 aus 2.Wie aus 3A ersichtlichist, ist ein Energieversorgungsbusleitungspaar P1, P2 über denKontaktflächenLP gebildet. Die Busleitung P1 kann mit einer Versorgungsspannung VDDund die Versorgungsbusleitung P2 kann mit einer Massespannung VSSverbunden sein. Die Anbindung der Busleitungen P1, P2 an die VersorgungsspannungenVDD und VSS kann auch vertauscht sein, so dass die Busleitung P1mit der Massespannung VSS und die Busleitung P2 mit der VersorgungsspannungVDD verbunden ist.
    [0026] 2 zeigt ein Ausführungsbeispielder Erfindung, bei dem ein Versorgungsbusleitungspaar P1, P2 inbeiden Randbereichen ER ausgebildet ist. Alternativ kann eine einzelneVersorgungsbusleitung in einem oder in beiden Randbereichen ER ausgebildetsein. 3B zeigt hierzuals Ausschnitt A1' den entsprechendenAusschnitt A1 des Bausteins 23 von 2 mit einer einzelnen Versorgungsbusleitung über denKontaktflächenLP. Die einzelne Busleitung ist mit P2, P1 bezeichnet und kann mitder Versorgungsspannung VDD oder der Massespannung VSS verbundensein. In einem weiteren Ausführungsbeispielkann im anderen Randbereich ER eine weitere einzelne Versorgungsleitungausgebildet sein, die ebenfalls mit der Versorgungsspannung VDDoder der Massespannung VSS verbunden sein kann.
    [0027] Essei angemerkt, dass in dieser Beschreibung die Versorgungsspannungenmit VDD und VSS bezeichnet sind. Es versteht sich, dass die Energieversorgungsleitungenan beliebige Versorgungsspannungen angeschlossen werden können.
    [0028] 4 zeigt eine Schnittdarstellungdes Bausteins 23 entlang der Linie A-A' aus 2. Wie aus 4 ersichtlich ist, wird auf einem Substrat 100 eine Gatepolysiliziumschicht 102 gebildet,und überdem Substrat 100 und der Gatepolysiliziumschicht 102 wirddie eine erste dielektrische Schicht 110 gebildet. Eineerste Kontaktflächenschicht 120 ausPolysilizium wird auf der dielektrischen Schicht 110 gebildet undeine zweite dielektrische Schicht 122 wird über derPolysiliziumschicht 120 und der dielektrischen Schicht 110 gebildet.Eine zweite Kontaktflächenschicht 140 auseinem Metall M1 wird auf der dielektrischen Schicht 122 ineiner dritten dielektrischen Schicht 130 gebildet. EinLeiter, wie ein Metall 142, ist in einem DurchkontaktlochVIA durch eine vierte dielektrische Schicht 141 hindurchgebildet. Ein Bondanschluss 150, der aus einem Metall M2ausgeführt seinkann, wird auf der dielektrischen Schicht 141 und dem Durchkontaktgebildet, so dass der Bondanschluss 150 mit der Kontaktfläche 140 verbundenist, um Verbindungen zu Schaltungen innerhalb des Bausteins zurVerfügungzu stellen. Eine Plasmaschicht 151 hoher Dichte (HDP-Film)ist überdem Bondanschluss 150 ausgebildet und eine Nitridschicht 152 ist über derdielektrischen Schicht 141 und dem HDP-Film 151 ausgeführt. EineSchutzschicht 160 ist überder Nitridschicht 152 gebildet. Eine Öffnung 161 mit einerBreite W ist durch die Schutzschicht 160, die Nitridschicht 152 undden HDP-Film 151 hindurch eingebracht, um die Oberfläche desBondanschlusses 150 freizulegen. Die Öffnung 161 stellteinen Zugang fürBondleiter zum Bondanschluss 150 zur Verfügung.
    [0029] 5 zeigt eine Schnittdarstellungdes Bausteins 23 entlang der Linie X-X' aus 2 und 6 zeigt eine Schnittdarstellung des Bausteins 23 entlangder Linie Y-Y' aus 2. Die 5 und 6 zeigen Schnittdarstellungendes Randbereichs ER, in dem das EnergieversorgungsbusleitungspaarP1, P2 über denKontaktflächenLP gebildet ist. Es versteht sich, dass bei der Ausführung mitnur einer Energieversorgungsleitung die zwei Busleitungen P1 undP2 durch eine einzelne Busleitung P1 ersetzt sind.
    [0030] Wieaus den 5 und 6 ersichtlich ist, ist dieGatepolysiliziumschicht 102 auf dem Substrat 100 gebildetund die dielektrische Schicht 110 ist über dem Substrat und der Gatepolysiliziumschicht 102 angeordnet.Die erste Kontaktflächenschicht 120 ausPolysilizium ist auf der dielektrischen Schicht 110 gebildetund die zweite dielektrische Schicht 122 ist über derPolysiliziumschicht 120 und der dielektrischen Schicht 110 gebildet.Die zweite Kontaktflächenschicht 140 ausdem Metall M1 ist auf der dielektrischen Schicht 122 inder dritten dielektrischen Schicht 130 gebildet. Die viertedielektrische Schicht 141 ist über der Kontaktflächenschicht 140 undder dielektrischen Schicht 130 gebildet. In der dielektrischenSchicht 141 ist keine Durchkontaktierung vorhanden. Dieleitenden Energieversorgungsleitungen P1 und P2, die aus dem MetallM2 gebildet sein können,sind auf der dielektrischen Schicht 141 gebildet. Die Plasmaschicht 151 hoherDichte (HDP-Film) ist überund um die Busleitungen P1 und P2 herum ausgebildet und die Nitridschicht 152 ist über derdielektrischen Schicht 141 und dem HDP-Film 151 ausgeführt. DieSchutzschicht 160 ist überder Nitridschicht 152 gebildet.
    [0031] 7 zeigt ein Blockschaltbildeines erfindungsgemäßen Halbleiterbausteins 320, 323 mit Bondanschlüssen undEnergieversorgungsbusleitungen in einer Randanschlusskonfiguration.Wie oben bereits ausgeführtist, sind KontaktflächenLP in den Randbereichen ER und dem Zentralbereich CR gebildet. In 7 werden die RandbereicheER für Bondverbindungengenutzt und daher werden in den Randbereichen ER Bondanschlüsse BP über den Kontaktflächen LPgebildet. Der Zentralbereich CR wird zur Bildung der EnergieversorgungsbusleitungenP1 und P2 benutzt. Es versteht sich, dass auch eine einzelne EnergieversorgungsbusleitungP1 über denKontaktflächenLP im Zentralbereich CR gebildet sein kann. Ebenfalls können dünnere, d.h.schmalere, Energieversorgungsleitungen P11 und P12 in den RandbereichenER neben den Bondanschlüssenund den Kontaktflächenangeordnet sein. 4 zeigteinen Querschnitt des Bausteins 320 aus 7 entlang der Schnittlinie A-A'. 5 zeigt eine Schnittdarstellung des Bausteins 320 aus 7 entlang der SchnittlinieX-X'. 6 zeigt eine Schnittdarstellung desBausteins 320 aus 7 entlangder Schnittlinie Y-Y'.
    [0032] 8A zeigt einen vergrößerten Ausschnitt B1des Bausteins 320 aus 7. 8A zeigt den Fall, dassein Energieversorgungsbusleitungspaar P1, P2 über den Kontaktflächen LPgebildet ist. Wie bereits zum vorigen Beispiel ausgeführt, kanndie Busleitung P1 mit der Versorgungsspannung VDD und die BusleitungP2 mit der Massespannung VSS verbunden sein. Alternativ kann dieBusleitung P1 mit der Massespannung VSS und die Busleitung P2 mit derVersorgungsspannung VDD verbunden sein. Zudem können die Busleitungen P1 undP2 mit anderen Versorgungsspannungen oder Massespannungen im Bausteinverbunden sein.
    [0033] 8B zeigt einen vergrößerten Ausschnitt B1des Bausteins 320 aus 7 miteiner einzelnen Energieversorgungsbusleitung P1, die über denKontaktflächenLP gebildet wird. In 8B istdie einzelne Energieversorgungsbusleitung mit P2, P1 bezeichnet.Die Busleitung kann mit irgendeiner Versorgungsspannung, wie derVorsorgungsspannung VDD oder der Massespannung VSS, verbunden sein.
    权利要求:
    Claims (35)
    [1] Halbleiterbaustein, gekennzeichnet durch – eine Mehrzahlvon im Halbleiterbaustein (21, 320) ausgebildetenKontaktflächen(LP), die zur Verwendung mit Bondanschlüssen (BP) geformt und bemessensind, – eineMehrzahl von Bondanschlüssen(BP), die über einemersten Teil der Kontaktflächen(LP) ausgebildet sind, und – eine Energieversorgungsleitung(P1, P2), die über einemzweiten Teil der Kontaktflächen(LP) ausgebildet ist.
    [2] Halbleiterbaustein nach Anspruch 1, dadurch gekennzeichnet,dass er als Speicherschaltung ausgeführt ist.
    [3] Halbleiterbaustein nach Anspruch 1 oder 2, gekennzeichnetdurch eine Mehrzahl von Speicherblöcken (10 bis 13),die einen Zentralbereich (CR) zwischen den Speicherblöcken (10 bis 13)und einen Randbereich (ER) zwischen den Speicherblöcken (10 bis 13)und einem Rand des Halbleiterspeicherbausteins (21, 320)definieren.
    [4] Halbleiterbaustein nach Anspruch 3, dadurch gekennzeichnet,dass die Kontaktflächen(LP) im Zentralbereich (CR) und/oder im Randbereich (ER) ausgebildetsind.
    [5] Halbleiterbaustein nach einem der Ansprüche 1 bis4, dadurch gekennzeichnet, dass die Bondanschlüsse (BP) oder die Energieversorgungsleitung (P1,P2) im Zentralbereich (CR) oder im Randbereich (ER) ausgebildetsind, wobei die Energieversorgungsleitung (P1, P2) im Randbereich(ER) ausgebildet ist, wenn die Bondanschlüsse (BP) im Zentralbereich(CR) ausgebildet sind und die Energieversorgungsleitung (P1, P2)im Zentralbereich (CR) ausgebildet ist, wenn die Bondschlüsse im Randbereich (ER)ausgebildet sind.
    [6] Halbleiterbaustein mit – einer Mehrzahl von Schaltungsblöcken (10 bis 13), dieeinen Zentralbereich (CR) zwischen den Schaltungsblöcken (10 bis 13)und einen Randbereich (ER) zwischen den Schaltungsblöcken (10 bis 13) undeinem Bausteinrand definieren, gekennzeichnet durch – eine Mehrzahlvon ersten Kontaktflächen(LP), die im Zentralbereich (CR) ausgebildet sind, und eine Mehrzahlvon zweiten Kontaktflächen(LP), die im Randbereich (ER) ausgebildet sind, wobei die Kontaktflächen (LP)zur Verwendung mit Bondanschlüssen(BP) geformt und bemessen sind, – eine Mehrzahl von Bondanschlüssen, die über den erstenoder den zweiten Kontaktflächen(LP) ausgebildet sind, und – eine Energieversorgungsleitung(P1, P2), die über denanderen der ersten oder zweiten Kontaktflächen (LP) ausgebildet ist.
    [7] Halbleiterbaustein nach Anspruch 6, dadurch gekennzeichnet,dass die Schaltungsblöcke(10 bis 13) als Speicherblöcke ausgeführt sind.
    [8] Halbleiterbaustein nach Anspruch 6 oder 7, dadurchgekennzeichnet, dass die Bondanschlüsse (BP) im Zentralbereich(CR) und die Energieversorgungsleitung (P1, P2) im Randbereich (ER)ausgebildet sind.
    [9] Halbleiterbaustein nach Anspruch 6 oder 7, dadurchgekennzeichnet, dass die Energieversorgungsleitung (P1, P2) im Zentralbereich (CR)und die Bondanschlüsse(BP) im Randbereich (ER) ausgebildet sind.
    [10] Halbleiterbaustein nach einem der Ansprüche 1 bis9, dadurch gekennzeichnet, dass die Bondanschlüsse (BP) in eine erste Richtungauf dem Halbleiterbaustein (21, 320) und die Energieversorgungsleitung(P1, P2) in eine zweite Richtung verlaufend ausgeführt sind.
    [11] Halbleiterbaustein nach Anspruch 10, dadurch gekennzeichnet,dass die erste Richtung und zweite Richtung zueinander senkrechtverlaufen.
    [12] Halbleiterbaustein nach Anspruch 10, dadurch gekennzeichnet,dass die erste Richtung und zweite Richtung zueinander verschiedensind.
    [13] Halbleiterbaustein nach einem der Ansprüche 1 bis12, dadurch gekennzeichnet, dass die Energieversorgungsleitung (P1,P2) eine Spannungsversorgungsleitung ist.
    [14] Halbleiterbaustein nach einem der Ansprüche 1 bis12, dadurch gekennzeichnet, dass die Energieversorgungsleitung (P1,P2) eine Masseleitung ist.
    [15] Halbleiterbaustein nach einem der Ansprüche 1 bis14, gekennzeichnet durch eine zweite Energieversorgungsleitung (P1,P2), die überdem zweiten Teil der Kontaktflächen(LP) ausgeführtist.
    [16] Halbleiterbaustein nach Anspruch 15, dadurch gekennzeichnet,dass die erste und/oder zweite Energieversorgungsleitung (P1, P2)als Spannungsversorgungsleitung und/oder als Masseleitung ausgeführt ist.
    [17] Halbleiterbaustein nach Anspruch 16, dadurch gekennzeichnet,dass eine der beiden Energieversorgungsleitungen (P1, P2) als Spannungsversorgungsleitungund die andere der beiden Energieversorgungsleitungen (P1, P2) alsMasseleitung ausgeführtist.
    [18] Halbleiterbaustein nach einem der Ansprüche 1 bis17, dadurch gekennzeichnet, dass jede der Kontaktflächen (LP)eine leitende Schicht umfasst.
    [19] Halbleiterbaustein nach einem der Ansprüche 1 bis18, dadurch gekennzeichnet, dass jede der Kontaktflächen (LP)eine Metallschicht umfasst.
    [20] Halbleiterbaustein nach einem der Ansprüche 1 bis19, dadurch gekennzeichnet, dass jede der Kontaktflächen (LP)eine Polysiliziumschicht umfasst.
    [21] Halbleiterbaustein nach einem der Ansprüche 1 bis20, dadurch gekennzeichnet, dass jede der Kontaktflächen (LP)eine Gatepolysiliziumschicht, eine Plattenpolysiliziumschicht undeine Metallschicht umfasst.
    [22] Halbleiterbaustein nach einem der Ansprüche 1 bis21, dadurch gekennzeichnet, dass der Halbleiterbaustein (21, 320)in einer Board-on-Chip-Konfigurationund/oder in einer Mehrchippaketkonfiguration benutzbar ist.
    [23] Herstellungsverfahren für einen Halbleiterbaustein,gekennzeichnet durch die Schritte: – Bilden einer Mehrzahl vonKontaktflächen(LP) im Halbleiterbaustein (21, 320), die für eine Benutzung mitBondanschlüsse(BP) geformt und bemessen sind, – Bilden einer Mehrzahl vonBondanschlüssen(BP) übereinem ersten Teil der Kontaktflächen(LP) und – Bildeneiner Energieversorgungsleitung (P1, P2) über einem zweiten Teil derKontaktflächen(LP).
    [24] Herstellungsverfahren nach Anspruch 23, dadurchgekennzeichnet, dass der Halbleiterbaustein (21, 320)als Speicherschaltung ausgeführtwird.
    [25] Herstellungsverfahren nach Anspruch 24, dadurchgekennzeichnet, dass eine Mehrzahl von Speicherblöcken (10 bis 13)einen Zentralbereich (CR) des Halbleiterspeicherbausteins (21, 320)zwischen den Speicherblöckenund einen Randbereich (ER) zwischen den Speicherblöcken (10 bis 13)und einem Rand des Halbleiterspeicherbausteins (21, 320)definiert.
    [26] Herstellungsverfahren nach Anspruch 25, dadurchgekennzeichnet, dass die Kontaktflächen (LP) im Zentralbereich(CR) und/oder im Randbereich (ER) ausgebildet werden.
    [27] Herstellungsverfahren nach einem der Ansprüche 23 bis27, dadurch gekennzeichnet, dass die Bondanschlüsse (BP) oder die Energieversorgungsleitung(P1, P2) im Zentralbereich (CR) oder im Randbereich (ER) ausgebildetwerden, wobei die Energieversorgungsleitung (P1, P2) im Randbereich (ER)ausgebildet wird, wenn die Bondanschlüsse (BP) im Zentralbereich(CR) ausgebildet werden und die Energieversorgungsleitung (P1, P2)im Zentralbereich (CR) ausgebildet wird, wenn die Bondanschlüsse (BP)im Randbereich (ER) ausgebildet werden.
    [28] Herstellungsverfahren nach einem der Ansprüche 23 bis27, dadurch gekennzeichnet, dass der Halbleiterbaustein (21, 320)in ei ner Board-on-Chip-Konfiguration und/oder in einer Mehrchippaketkonfigurationbenutzt wird.
    [29] Herstellungsverfahren für einen Halbleiterbaustein,bei dem – eineMehrzahl von Schaltungsblöcken(10 bis 13) gebildet wird, die einen Zentralbereich(CR) zwischen den Schaltungsblöcken(10 bis 13) und einen Randbereich (ER) zwischenden Schaltungsblöcken (10 bis 13)und einem Rand des Bausteins (21, 320) definieren, gekennzeichnetdurch die Schritte: – Bildeneiner Mehrzahl von ersten Kontaktflächen (LP), die im Zentralbereich(CR) ausgebildet werden, und einer Mehrzahl von zweiten Kontaktflächen (LP), dieim Randbereich (ER) ausgebildet werden, wobei die Kontaktflächen (LP)zur Benutzung mit Bondanschlüssen(BP) geformt und bemessen werden, und – Bilden einer Mehrzahl vonBondanschlüssen(BP) überden ersten oder den zweiten Kontaktflächen (LP) und – Bildeneiner Energieversorgungsleitung (P1, P2) über den anderen der Mehrzahlvon ersten oder zweiten Kontaktflächen (LP).
    [30] Herstellungsverfahren nach Anspruch 29, dadurchgekennzeichnet, dass die Schaltungsblöcke (10 bis 13)als Speicherblöckeausgeführtwerden.
    [31] Herstellungsverfahren nach Anspruch 30 oder 31,dadurch gekennzeichnet, dass die Bondanschlüsse (BP) im Zentralbereich(CR) und die Energieversorgungsleitung (P1, P2) im Randbereich (ER) ausgebildetwerden.
    [32] Herstellungsverfahren nach Anspruch 30 oder 31,dadurch gekennzeichnet, dass die Energieversorgungsleitung (P1,P2) im Zentral bereich (CR) und die Bondanschlüsse (BP) im Randbereich (ER) ausgebildetwerden.
    [33] Herstellungsverfahren nach einem der Ansprüche 23 bis32, dadurch gekennzeichnet, dass die Bondanschlüsse (BP) in eine erste Richtungauf dem Halbleiterbaustein (21, 320) und die Energieversorgungsleitungen(P1, P2) in eine zweite Richtung verlaufend ausgeführt werden.
    [34] Herstellungsverfahren nach einem der Ansprüche 23 bis33, dadurch gekennzeichnet, dass eine zweite Energieversorgungsleitung(P1, P2) über demzweiten Teil der Kontaktflächen(LP) ausgeführt wird.
    [35] Herstellungsverfahren nach Anspruch 34, dadurchgekennzeichnet, dass die erste und/oder zweite Energieversorgungsleitung(P1, P2) als Spannungsversorgungsleitung und/oder als Masseleitung ausgeführt wird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US8164113B2|2012-04-24|Electrostatic discharge structure for 3-dimensional integrated circuit through-silicon via device
    US7622801B2|2009-11-24|Thin planar semiconductor device
    US7205646B2|2007-04-17|Electronic device and chip package
    US7026719B2|2006-04-11|Semiconductor package with a heat spreader
    US6642627B2|2003-11-04|Semiconductor chip having bond pads and multi-chip package
    US7619313B2|2009-11-17|Multi-chip module and methods
    US6388318B1|2002-05-14|Surface mount-type package of ball grid array with multi-chip mounting
    US6043109A|2000-03-28|Method of fabricating wafer-level package
    US7276786B2|2007-10-02|Stacked board-on-chip package having mirroring structure and dual inline memory module on which the stacked board-on-chip packages are mounted
    US6853058B2|2005-02-08|Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
    US6239366B1|2001-05-29|Face-to-face multi-chip package
    US8053898B2|2011-11-08|Connection for off-chip electrostatic discharge protection
    US5703747A|1997-12-30|Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore
    US8278766B2|2012-10-02|Wafer level stack structure for system-in-package and method thereof
    US8598696B2|2013-12-03|Multi-surface IC packaging structures
    US5786630A|1998-07-28|Multi-layer C4 flip-chip substrate
    RU2504863C2|2014-01-20|Корпусы с многослойной укладкой кристаллов в устройстве типа корпус на корпусе, способы их сборки и системы, содержащие их
    US6858938B2|2005-02-22|Semiconductor device
    US6838310B1|2005-01-04|Integrated circuit with improved interconnect structure and process for making same
    US5508563A|1996-04-16|Semiconductor assembly having laminated semiconductor devices
    US7304373B2|2007-12-04|Power distribution within a folded flex package method and apparatus
    US7061079B2|2006-06-13|Chip package structure and manufacturing method thereof
    US6239367B1|2001-05-29|Multi-chip chip scale package
    US7005730B2|2006-02-28|Memory module having interconnected and stacked integrated circuits
    JP5874072B1|2016-03-01|半導体記憶装置
    同族专利:
    公开号 | 公开日
    US20070238223A1|2007-10-11|
    US7566589B2|2009-07-28|
    JP2005012209A|2005-01-13|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-01-13| OP8| Request for examination as to paragraph 44 patent law|
    2012-04-26| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|Effective date: 20120103 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]